Микроелектронни функционални единици тип цифров комбинация

Интегрирани логически елементи е в основата на изграждането на цифрови устройства, които изпълняват по-сложни операции и свързани с даден клас комбинаторни устройства.

Основните от тях са: декодери и енкодери; мултиплексори и демултиплексори; двоичен усойница; Digital контролите и мажоритарни елементи; транскодерите и сътр.

Adders - цифров функционална единица за извършване на операции за добавяне на номера, представени в различни кодове.

Поради естеството на суматори са разделени на комбинаторни действие без запаметяващи елементи, акумулиране и - съхранение изчислителни резултати по време на отстраняване на входните сигнали.

Единствените комбинаторни суматора ще се считат за по-нататъшно въз основа на който се извършва по-голямата част от обобщаване на ЗК.

Ехидна модул две - на устройството с два входа (А и В) показва, чийто изходен сигнал "1" само в случай, когато входните сигнали са противоположни, т.е. "0" и "1", ... В ехидна не помни.

Вместо това, той истина маса и логически уравнения са:

Името "по модул две" суматора получи, защото у съответства на най-маловажният бит в сумиране на единичен-битови двоични числа А и Б. изграждане на база И-НЕ верига ехидна модул две (фиг. 21)

Фиг. 21. Изпълнение на модул две ехидна:

и - схема на свързване; б - функционална схема

След половин разширител - Осигурява допълнение работа на две от един бит двоични числа а и б. Тъй когато а = 1 и Ь = 1 получаваме устройството за прехвърляне към следващата цифра, половин разширител трябва да има два изхода: един се отстранява с по модул сумата сигнал две, а от друга - за носене сигнал.

таблицата на истината и неговата полу-Сумиращото логически уравнения имат следния вид:

Изпълнение на половин ехидна в база И-НЕ е показано на фиг. 22

Фиг. 22. верига половин разширител:

и - прилагане на принцип и не-; б - Символ

Символ половин разширител в Схеми - HS (halfsum - половината от сумата) и пълната суматора - SM.

Пълен усойница - устройство за добавяне на три от един бит двоични числа а, б, в, където в - кери сигнал от предишното LSB. Той има два изхода S (сума) и Р (прехвърляне).

Пълният суматора може да се конструира от два полу-разширител, оттам и името (Фигура 23). - половин разширител като се използват следните уравнения логически

Фиг. 23. пълен ехидна

Въз основа на пълния ехидна сумиране устройството може да се изгради паралелна или последователни стъпки за добавяне на multidigit двоични числа.

В цифров изваждане вериги обикновено заменя с добавяне на умаляемото с умалителят представени в допълнение две е, следователно subtracters може да се направи въз основа на пепелянки.

Декодери, енкодери, кодови преобразуватели

Decoder - Раман устройство, което ви позволява да конвертирате п-битов двоичен код в позиция 2 п-битовия код. Тя има п входа и 2 изхода н или по-малко. В зависимост от входния сигнал 1 се задава само се появи на един конкретен изход, но при всички други изходи ще бъде 0 сигнали.

Таблицата с истината за пълни три входа на декодера е (Таблица 4):

Логически функции на изходите на декодера:

Чрез декодери за прилагане може да бъде линеен, правоъгълна пирамидална.

По-сложни декодери са свързани с пирамидална структура и многостепенен, съдържащи множество логически елементи за разпределение на общите части на функции.

В таблицата по-долу сравнителната оценка на линеен пирамидална или правоъгълни декодери от разходите за хардуер NLE базирани на 2-LE вход за въвеждане на м-битов код (маса. 5).

Както се вижда от Таблица 5, предимствата на мулти-декодери значително увеличават с увеличаване m. На ASICs въпреки това често предпочитани пред проста линейна (едностъпална) декодер, като също така повишена скорост.

Encoder - Раман устройство, което преобразува управляващия сигнал на един от входовете към съответния двоичен код.

За енкодер в четири входа и два изхода, например, един ИЕЯС логически уравнения, получени от таблицата са както следва:

Енкодери намерят най-голямо приложение в цифровите входни данни устройства с контроли за конвертиране на десетични цифри в двоичен код. Чрез натискане на бутона на един от техните входове хранени енкодер логическо устройство (в покой - логически нули), съответстващ на двоичен код, генериран на изхода.

Символ декодер и енкодер е показана на фиг. 24:

Фиг. 24. Символ:

и - декодер; Б - Encoder

Транскодерите - устройство за автоматично променя предварително определен алгоритъм за съвпадение между входните и изходните кодове, без да променя тяхното семантично съдържание.

В друг, код конвертор е устройство с м входове и изходи N, взаимно и еднозначно преобразува входните думи на азбука 1. X2. ..., XP> и изход думите на друг азбука 1. Y2. ..., Yu>.

проблем преобразуване код, възниква най-вече заради необходимостта на цифрови информационни устройства с различни техники за кодиране в единна система.

възможно да се конструира достатъчно проста преобразуватели комбинационна логическа схема схема за превръщане паралелни двоични кодове. Въпреки това, на практика това често се осъществява чрез алгоритмични използващи устройства с памет.

Демултиплексор - (дистрибутор) на устройство за пренос на сигнала, получен на входа х, един от изхода S за като функция на контролния сигнал (CS), предварително определен двоичен код.

Структурата има формата на демултиплексора (Фигура 25):

Fig.25. Структурата на демултиплексора

Демултиплексорите в своята логика на работа в близост до декодери. Ако на входа х файл логическа единица, след това, както е показано на фиг. Демултиплексор 25 се превръща в декодера. Поради това някои от търговската мрежа декодери могат да изпълняват функциите на демултиплексорите.

Мултиплексор - устройството за управление на информацията, постъпваща в продължение на няколко входни канала, един изход канал в зависимост от управляващия сигнал, предварително определен двоичен код.

Фиг. 26. Символ мултиплексор

Ако мултиплексора има п-битов управляващ сигнал, броят на включените входове - 2 N (Фигура 26).

Сравнителен продукт - сравняване кодове номер на устройство

Като цяло, паралелни сравнителни кодове два м-битови двоични числа е комбинаторни верига с 2 млн входове и изходи три ( "е равно", "по-големи от", "по-малко"). На допускане до входовете на двата кода сравняват числа логика един сигнал се появява само един изход. В някои случаи, за сравнение може да има най-малко три изхода.

Единица-битов сравнителен има два входа, на които са едновременно хранени единично-битови двоични числа X1 и X2. и три изхода (=,>, <).

От таблицата с истината на логически уравнения за сравнение в сравнение с x1 x2 са получени под формата на

Изпълнение на такова сравнение в база И-НЕ води до следната схема (фигура 27.):

Multi-малко сравнение обикновено се извършва въз основа на единна-битов. Това използва принципа на последователно сравнение на цифри номера многобитови, като се излиза от техните MSBs, тъй като на този етап, ако X1M 4> № X2M. проблемът може да бъде решен изрично и не се изисква сравнение след MSB.

Фиг. 27. Номерата сравнение двоичен от един бит

Новини
Knights етер теория