Монтаж на тръбопроводи от данни

VC - донесе следващата инструкция

DK - декодиране на следващата инструкция

Софтуер - получаване на операнди от паметта

ПО - операция

PP - поставяне на резултата в паметта

Ако е налице ситуация, когато няма данни от предишни команди за изпълнение на следната команда, тогава има забавяне на конвейера, за да се приведе в по-долу пример, скоростта пада до 5/3 пъти. Ефективност на конвейера ще бъде по-ниска, се използват все по-разнообразни команди (повече конвейер работи ефективно, когато се използва RISC архитектура, както и най-неефективните наблюдава с помощта на CISC архитектура).

С увеличаване на тактова честота микро-операции трябва да направите по-основни, за да имат време да се срещнем с тях в продължение на 1 цикъл (1GHz à 1 НЧ часовник цикъл), следователно, увеличава броя на степените на тръбопроводите, за да има време microoperation извършва в продължение на 1 такт.

инструкция за условно отклонение може значително да забави работата на поточна линия. С цел да се повиши ефективността на конвейера при работа с използвани браншови команди механизми клон прогноза.

Прост механизъм на клон прогнози сочат, че за пореден път всичко ще бъде същата като в предишната. Вероятността за правилни прогнози - до 80%.

Малко по-сложен механизъм включва използването на статистически данни. Вероятността за правилни прогнози - до 95%.

В резултат на следните команди могат да бъдат достъпни преди предишните резултати. Резултатите от команди могат да бъдат получени в реда, в който те се появяват в програмата. За да се организира се въвежда специфична буфер, който установява желания ред на продукцията.

Едновременно изпълнение на команди може да не е възможно, ако те се отнасят за същия регистър. тази ситуация може да възникне, често на ограничения капацитет на FPS. За да го неутрализират, се прилага специален регистър единици, тиражиране основен FPS. След това, ако е налице едновременно обжалване в същия регистър, едно от исканията, изпратени дублира регистъра - "регистър преименуване".

Фиг. 1.8 показва структурата на суперскаларна Харвард архитектура. Той използва конвейер 2 до 6 градуса всеки. Контролният блок осигурява избор, декодиране и разпределителните отбори.

Структурата 2 има устройства, които работят на целочислени данни (SIU1, SIU2), устройството 1 работи с данни под формата на плаваща точка (FPU) и 1 единица (MIU) извършва сложни операции целочислени (умножение, деление).

Блок с плаваща запетая, обслужвана от свой собствен набор от 64-битови регистри (блок FPR); допълнително има буфер - един набор от 8 регистри на 32 бита, т.е. всеки блок на регистрите има регистър за архивиране.

DSU единица осигурява избор на операнди от паметта.

След извършване операнди се натрупват в специален буфер (пълен блок), които ги съхранява в паметта на желаната последователност.

Фиг. 1.8 суперскаларна Харвард архитектура структура

1.12 Контролни въпроси и задачи

1. определението микропроцесор.

2. Какво означава комплект микропроцесор?

3. Какви са блоковете е микропроцесорна система?

4. Какви са разликите между Принстън и Харвард архитектура?

5. Опишете понятията линия, автобус и магистрала.

6. Как мултиплицирана автобуса?

7. Какви са характеристиките CISC, RISC и VLIW архитектури?

8. Какво е различна от структурата на MP MP архитектура?

9. Определяне на синхронни и асинхронни магистрали.

11. Как тръбопровода в MP?

12. Какво е суперскаларна структура депутат?

Глава 2 ICS режими

Следните основни режими на работа на Интерпарламентарния съюз:

1) обмен на данни под контрола MF.

2) DMA (директен достъп до паметта), другите имена на същия режим -. DMA, «изземване линия"

3) Режим на прекъсване.